AMD 正在克日的投资者财报德律风集会上暗示，其打算正在未来的霄龙(EPYC)处置器中植进新收买的赛灵思(Xilinx)公司的 FPGA AI推理引擎。估计首批新品会正在 2023 年问世，表白了 AMD 有多火急地想要让那笔 540 亿美圆的买卖发生效益、以知足将来需求并带来明显增加。

自收买以来，我们已见到过诸多专利文档，表白 AMD 正追求经由过程多种设想，以正在其处置器产物声势中启用 AI 加快器，并正在竞品设想根本上应用一种疏松的3D 芯片堆叠手艺。

做为参考，英特尔于 2015 下半年砸下 167 亿美圆收买了 Altera 公司，然后很快开启了基于 Altera 芯片手艺的 CPU / FPGA融会设想，但尝试型产物不但拖到了 2018 年、设想上也遭到了必然的限定。

自那以后，英特尔的计谋就变得有些恍惚。即使如斯，AMD 自顺应与嵌进式计较奇迹部总裁 Victor Peng 仍是正在德律风集会上批评道 ——XIlinx 曾借助 AI 引擎展开图象辨认事情。

其新 的意向，包罗正在 AMD 当前的嵌进式软件和边沿产物(如车载平台)上打造了别的推理利用。而 AMD 为垂青的，就是其布局手艺的可矫捷调理与顺应性。

AMD 努力于开辟同一的全局软件，并撑持普遍的产物组合，特别是基于 AI 的推理与运算。感乐趣的伴侣，可寄望该公司正在金融阐发师日(2022 年 6 月9 日)勾当时代 的更多细节。

虽然官方对基于 FPGA 新品的将来计划缄舌闭口，但外界遍及估计新芯片将融会诸多进步前辈的手艺 —— 好比撑持新一代 PCIe 尺度、改良 CPU 与FPGA 芯片组的 QPI 互连兼容性。

另外 AMD 无望经由过程新奇的加快器端口，晋升跨多种装备和手艺计划的分歧性。此中 3D 堆叠计划可正在 CPU 的 I/O 芯片顶部安排一枚 FPGA小芯片，工艺可参考 Milan-X 办事器处置器。

不外正在晋升内存吞吐与芯片机能的同时，3D 堆叠也能够致使为难的积热题目。若 FPGA 小芯片与 I/O die 贴得太近，CPU正在高负载下披发的热量也能够涉及它并拉低机能。

顺路一提，AMD 比来表露了 EPYC Bergamo 芯片，可知该系列 CPU 采取了全新的 Zen 4c 内核( 高 128C /256T)，正在编程与云端等场景下特别高效。

而经由过程 AMD CPU 设想中的加快器端口，该公司还可以或许正在其设想中矫捷应用别的加快器(好比 ASIC、DSP 和GPU)，意味着数据中间等客户可以或许轻松挑选 合适其需求的定造选项。

初，AMD 首席履行官苏姿丰(LisaSu)博士暗示：“我们现具有业内抢先的高机能与自顺应计较引擎产物组合，而且预感到了操纵那些扩大手艺组合以供给更壮大的产物组合的更多机缘”。